深度学习加速器设计的容错技术

深度学习加速器设计的容错技术

应用领域:电子信息

我有意向
国家/地区

东南亚

行业领域

电子信息

简介

该技术提供了DNN卷积运算的硬件设计方法,提供了高效、及时的错误纠正,以防止由于自然发生的错误以及恶意注入的错误而导致预测精度下降。具体来说,这种设计方法可以应用于任何预训练DNN模型的卷积层,以便在特定应用集成电路(ASIC)和现场可编程门阵列(FPGA)平台上高效实现,以提高其对故障注入攻击的鲁棒性,而不影响原始吞吐量。

匹配结果

400 000 2950

需求提交

请输入姓名
请输入有效的电话号码
请输入事项描述
上传图片、文件。例如,“100个小能玩偶,参考上传的设计图。

意向填写

请输入姓名
请输入有效的电话号码
请输入事项描述
上传图片、文件。例如,“100个小能玩偶,参考上传的设计图。